2025年IEEE VLSI研讨会正在日本东京召开，本次会议上，一家知名存储企业公布了未来三十年在DRAM技术领域的研发路线图及持续创新策略。

该企业首席技术官在发言中指出，随着现有技术平台在提升DRAM性能和容量方面面临越来越大的挑战，公司正计划将4F² VG平台与3D DRAM技术引入10纳米及以下制程的内存产品，并将在结构设计、材料选择和元件配置等方面进行深入探索与革新。

4F² VG技术通过将传统DRAM中的平面栅极结构改为垂直排列，有效减少了每个数据存储单元所占用的芯片面积，从而在提升集成度的同时，实现更高的运行速度与更低的能耗。在4F² VG架构的DRAM中，将采用类似NAND闪存中的混合键合工艺。

对于业内关于3D DRAM层数增加将导致成本上升的担忧，这位技术负责人表示，相关问题有望通过持续的技术进步逐步克服。