在制造方面，三星不仅利用自家4nm技术制造逻辑芯片，还引入了10nm制程来生产DRAM，以打造更为出色的HBM4产品。与HBM3E相比，HBM4的单个堆栈带宽已飙升至1.6TB/s，这一显著的提升使得内存系…
据了解，美光的 HBM4 将采用 1β 工艺（第五代 10nm 技术）生产的 DRAM，置于一个 2048位接口的基础芯片上，数据传输速率约为6.4GT/s，理论带宽高达每堆栈 1.64TB/s。…
12 月 4 日消息，经济日报今天（12 月 4日）发布博文，英伟达（Nvidia）携手台积电（TSMC）等供应链合作伙伴，为迎接新一轮 AI 热潮，同时也是为巩固其在 AI 领域的领先地位，已提…
12 月 4 日消息，据两家韩国姊妹媒体 hankyung、KED Global 近两日报道，SK 海力士将为定制 HBM4内存导入更为先进的台积电 3nm 工艺基础裸片，以响应英伟达等美国大型科技企业的需…
12 月 4 日消息，据两家韩国姊妹媒体 hankyung、KED Global 近两日报道，SK 海力士将为定制 HBM4内存导入更为先进的台积电 3nm 工艺基础裸片，以响应英伟达等美国大型科…
据韩媒 ETNews 报道，三星电子、SK海力士和美光等内存厂商正在准备采用无助焊剂键合（Fluxless Bonding）技术，这一技术有望应用于下…
11 月 14 日消息，据韩媒 ETNews 报道，三星电子、SK 海力士、美光均对在下代 HBM4内存中采用无助焊剂键合（Fluxless Bonding）技术抱有兴趣，正在进行技术准备。 SK…
11 月 12 日消息，韩媒 MK 昨日（11 月 11 日）发布博文，报道称三星已着手为微软和 Meta 两家公司，供应定制的HBM4 内存。 高带宽内存（HBM）是一种新型计算机内存接口，旨在…
但是，SK海力士似乎没有十足的信心满足老黄，崔泰源也只是谨慎地说：“我们会努力。” 需要指出的是，黄仁勋这么急着要HBM4，可不是为了Blackwell，因为后者用的还是HBM3E，显然是为了下一代全新的R…
SK 海力士计划在 2025 年下半年推出采用 12 层 DRAM 堆叠的首批 HBM4 产品，而 16 层堆叠 HBM 稍晚于 2026年推出。此外，消息称 SK 海力士已经和台积电达成合作，共同设计和…
10 月 22 日消息，韩媒 ZDNET Korea 当地时间昨日报道称，三星电子本月首次开发出 1c nm（第 6 代 10nm级）DRAM 内存 Good Die 良品晶粒，公司内部对此给予积…
Rambus HBM4 控制器 IP 可结合第三方或客户自有的 PHY 解决方案，共同构建完整的 HBM4 内存子系统。 我们正将业界首个HBM4 控制器 IP 解决方案推向市场，以帮助客户在其最先进的…
9 月 6 日消息，据《韩国经济日报》报道，台积电生态系统与联盟管理处处长 Dan Kochpatcharin昨日在台北出席行业活动时表示正同三星电子合作开发无缓冲 HBM4 内存。 这也是三星电…
9 月 5 日消息，据《韩国先驱报》报道，三星电子 DS部门存储器业务总裁兼总经理李祯培昨日在台湾地区出席业界活动时展示了三星未来内存产品路线图。 根据 DDR 内存路线图，三星计划在 2024 …
8 月 26 日消息，韩媒 ZDNet Korea 报道称，SK 海力士将于 2024 年内先后流片为英伟达和 AMD 两大客户开发的HBM4 内存。 ▲SK 海力士 HBM3E 产品 此外韩媒…
SK 海力士 HBM 开发团队的一位匿名人士称，SK 海力士原计划在 HBM4 中使用 1b nm 的 DRAM 颗粒，但在得知三星电子的HBM4 方案后，SK 海力士内部正就其 HBM4 产品是否转向 …
根据此前报道，SK 海力士的首批 HBM4 产品（12 层堆叠版）有望于 2025 年下半年推出。 而台积电在 2024年技术研讨会欧洲场上表示，该企业准备了两款 HBM4 内存基础裸片，分别为面向…
三星电子计划利用其尖端的4nm代工工艺量产下一代高带宽存储器（HBM）芯片HBM4，这是驱动人工智能（AI）设备的核心芯片，以对抗该领域的更大竞争对手SK海力士和台积电。 台积电等已采取措施应对三星计划，将在…
注：此处逻辑芯片指 Logic Die，SK 海力士称基础裸片 Base Die，美光称接口芯片 Interface Die。三星电子存储部门此番采用自家 4nm 工艺打造逻辑芯片，一方面可提高 …
7 月 13 日消息，韩媒 businesskorea 报道，英伟达、台积电和 SK 海力士将组建“三角联盟”，为迎接 AI时代共同推进 HBM4 等下一代技术。 SEMI 计划今年 9 月 4 …
7 月 11 日消息，行业标准制定组织 JEDEC 固态技术协会昨日（7 月 10 日）发布新闻稿，表示 HBM4标准即将定稿，在更高的带宽、更低的功耗、增加裸晶 / 堆栈性能之外，还进一步提高数…
不使用现有 2.5D 封装方案中必需的中介层 (Interposer) 和基础裸晶 (Base Die)，直接将 HBM 芯片 3D集成在计算 SoC 上，可简化从计算芯片到 HBM 的数据路径，降低芯…
11/24 16:08
11/24 16:07
10/31 16:58
10/31 16:56
京公网安备 11011402013531号