昨天小米玄戒正式发布，预计全网将会是玄戒O3的介绍，但是这次的发布会中，笔者更关注另一颗近存算芯片O100，因为从芯片制造角度，这一颗芯片才是有真正有创新度的芯片。

先把结论放在最前面。小米这场发布会的主题不是「又一颗旗舰SoC」，而是小米把AI当成未来十年的主战场之后，芯片团队交出的第一份完整AI布局的答卷。

也就是说看完玄戒的布局，我们可以确定小米正在all in AI，让这家公司的未来充满无限想象。

这次发布会中的三款芯片，玄戒O3是为AI手机重构的旗舰SoC，玄戒O100是全球第一颗把两层DRAM晶圆与一层NPU晶圆用1.4μm混合键合叠在一起的端侧AI加速器，玄戒D100是中国第一颗3nm的大算力AI芯片。

三颗芯片对应同一个目标，让自家的MiMo大模型在人、车、家三端跑得起来、跑得快。

玄戒O3很好，好到足以进入2026年旗舰SoC第一梯队，但它在制造技术上仍是一颗规规矩矩的台积电3nm单晶粒SoC。

设计难度与调校上，SoC那么多功能模块的设计与调教是需要非常庞大的人力与资金投入的，SoC设计的复杂度非常高，但是只要设计出来，制造上就可以交给台积电执行。

真正让笔者肃然起敬的是玄戒O100，它的工程难度，创新度与前沿度远高于先前被市场热炒、采用「韬定律」逻辑堆栈技术。跟韬定律一样都是中国企业尝试在半导体前沿技术扎根的一个重大里程碑。

一、玄戒O3：为AI重构的3nm第一梯队旗舰

玄戒O3采用台积电N3P制程，dis size : 133mm²，晶体管总数240亿，较上一代O1（N3E、109mm²、190亿）晶体管增加26%。

玄戒O3的CPU是2*4*4的10核全大核三丛集：

两颗C1-Ultra 4.35GHz（各2MB L2）、四颗C1-Premium 3.68GHz、四颗C1-Pro 3.15GHz，加16MB L3；

GPU为16核Mali G2-Ultra NX；

NPU为四核自研架构，INT4（A8W4）算力200 TOPS；另有16MB SLC。

让我们看一下小米实验室数据：GeekBench 6单核3,945、多核15,221，较O1分别提升31%与60%；安兔兔v11综合5,228,014；3DMark Steel Nomad Light 4,657、Solar Bay Extreme 3,628；同性能下GPU功耗最多降64%，日常场景CPU功耗再降25%；静态访存时延82ns、动态177ns，对比A19 Pro的92ns/211ns。

不过厂商实验室跑分与第三方实测之间一向有落差。

依照之前的惯例，GeekBench 6实验室数据通常比媒体实测高5–8%（多核差距略大，因为实验室可以锁频、控温、关闭后台），安兔兔实验室数据通常比第三方整机跑分高5–10%。

按这个折扣推算，O3在整机上的合理区间大约是：GB6单核3,700–3,800、多核14,000–14,500、安兔兔470–500万。

把这个区间放到2026年8月的第三方数据里看：骁龙8 Elite Gen 5整机实测GB6单核约3,800–3,900、多核约11,500–12,000，安兔兔v11约400–430万；

苹果A19 Pro单核约3,800–4,000、多核约9,800–10,500；

天玑9500单核约3,500–3,700、多核约10,500–11,000，安兔兔约400–410万。

也就是说，O3的单核大致与同样采用N3P的骁龙8 Elite Gen 5、A19 Pro几乎在同一水平，多核则凭六颗超大核明显领先现有所有3nm旗舰约20–30%。

安兔兔总分非常明确是目前全球已量产手机SoC的第一，就算是下半年推出的骁龙8 Elite Gen 6 Pro在多核与安兔兔总分也大约是同一水平。这就是笔者2026年第一梯队的实际含义。

总结下玄戒o3的性能表现，与全球采用N3P制程的旗舰相比是领先，与即将登场的2nm一代（骁龙8 Elite Gen 6 Pro、天玑9600、A20 Pro）相比，多核会处在同一水平，单核因为制程的差距会稍有落后。

O3为什么能在3nm上做到挑战2nm的水平，这正是小米玄戒团队的厉害之处，有三个设计细节值得我们从业者留意。

第一，靠设计榨密度：用「Top Channelless沟道消除」把BUF供电单元融入多媒体模块、取消预留沟道，换来约5%的面积密度提升，并把定制标准单元从O1的480多种扩大到2,400多种，并从CPU扩展到全SoC。这一点充分说明了玄戒团队的设计水平。

第二，把访存时延做到行业最低：自研XRING统一融合协议把各级缓存与内存控制器之间的协议转换开销较O1减少75%，加上SLC绕行与顶层厚金属「高架桥」。这一点说明了玄戒团队的创新。

第三，用面积堆缓存：CPU L2 12MB、L3 16MB、GPU L2 4MB、NPU L1 4MB + L2 8MB、SLC 16MB，合计60MB片上缓存。这一点说明玄戒团队愿意不计代价的投入。

这三件事都指向同一个方向，端侧AI推理要的不是峰值算力，而是数据搬运的带宽与时延。

再看频率，O3超大核4.35GHz，在2026年8月的量产旗舰里仅次于骁龙8 Elite Gen 5的4.6GHz，高于A19 Pro的约4.26GHz、天玑9500的4.21GHz与Tensor G6的4.11GHz。

同为Arm C1-Ultra核心，O3比天玑9500高出140MHz、比Tensor G6高出240MHz，说明小米在N3P上的物理实现与定制标准单元确实拿到了更高的频率上限。

完全一样的制程，完全一样的Arm核心，更多的定制SC，更高的频率，这一点正是玄戒团队比联发科这个老牌芯片厂家做得更好的最佳应证。

2nm一代里骁龙8 Elite Gen 6 Pro传闻冲4.8–5.0GHz，但高通尚未确认，笔者认为这是高通一贯的优势，基本上冲击5GHz或接近是靠谱的。

对照华为韬定律的数据，今年将推出的麒麟9050 最高主频仅3.1GHz，比上一代9030 Pro的2.75GHz提升12.7%，主要是制程确实太落后，即便采用韬定律技术提升还是有限。

华为在韬定律公布的数据中把2031年突破5GHz列为路线图目标，明显落后于国际主流三代左右。也就是说O3今天的主频比已经达到4.35GHz，高通今年冲击5GHz，而麒麟要到五年后的规划才达到今天的国际主流水平。

这个差距比跑分更能说明前段制程的代差。

当然麒麟芯片与鸿蒙系统的共同优化，让手机的使用体验大大提高，这一点一直是华为强项，他们做得非常好，一直在努力用各式各样的办法提升最终体验，减少因为制程落后带来的缺失。

客观的说，华为手机的体验感真心不差，也处于全球一流水平，在制程落后这么多的状态下，这可不是随便就能做到的，必然是花了巨大的努力，即便是游戏这类有先天差距场景，华为也是利用各种算法优化去克服。

2025年底到2026年上半年的3nm一代，A19 Pro、骁龙8 Elite Gen 5、天玑9500，全部落在台积电N3P，O3与它们同制程，但CPU配置与缓存规模却是最激进，有明显的领先优势。

所以2026年秋季的2nm一代，骁龙8 Elite Gen 6/Pro与天玑9600（N2P）、A20 Pro（N2），才是O3真正要面对的对手。

骁龙8 Elite Gen 6 Pro的die size约134mm²，与O3的133mm²几乎一样大，但前者是GAA的N2P，后者是FinFET的N3P，密度差一代。

在同样面积下，O3想与2nm旗舰相当，靠的正是与台积电更紧密的DTCO制程优化、频率、缓存与为AI重构的架构，不是制程本身。

最终的结果是玄戒O3可以越级而战，与各家即将要推出的2nm旗舰芯片处于同一水平，不落下风。

账面数据是真的可以看出玄戒团队的实力，这一点没有吹捧，从数据上完全可以看出他们的投入有多疯狂，这可不是单靠台积电或者ARM的协助就能做到的，这一点笔者真心给予肯定。

不过小米玄戒芯片团队确实成立时间较慢，know how积累必然会有所欠缺，产品在系统级的一些小缺陷不会有华为做得好，这是没办法的事，任何事都需要时间积累，一代又一代不断打磨产品。

从目前的具体结果看来，只推出过一代O1的小米玄戒，将在O3会有脱胎换骨的表现，再往下一代芯片去基本可以接近完美。

笔者认为客观的综观全球芯片企业发展历史，确实没有如此快速取的成绩的团队或企业，不论你喜不喜欢小米，摊开全球半导体历史，这是独一份。

就算是当初发展最快速的海思，也是从2009年的K3V1到2014年的麒麟920才开始证明自研芯片可用，出现反转。

又到了2018年的麒麟980正式挤入全球第一梯队，同样完全依靠台积电与ARM的全球顶级供应链资源，华为挤身世界领先集团这一路用了接近十年。

小米玄戒在成立不到5年就挤身世界第一梯队，我们可以说小米有后发优势，有更为完善的全球顶级供应链的支持，所以小米才能有达到如此成就，但是纵观历史，不论那个阶段的顶级fabless不都是有当时最顶尖的供应链支持。

所有曾经企业的条件都是一样的，包含以前的海思。

其中的差别只有，你是否愿意真的「持续」花钱，愿意长期坐冷板凳，能承受长期没有产出效益，还愿意不断的投入，在这种状况下企业还能保持商业成功，拥有足够的现金流，如今的小米玄戒却实同时具备这种天时地利与人和的一切条件，所以小米成為半导体历史上最快速的成功，並非理所當然，是無數努力與天時地利造就的。

表一　玄戒O3与2026年旗舰SoC对照

这张表的核心是W2W盲封的良率乘法。

麒麟9050两片晶圆在键合前无法挑选良品，任一层有缺陷整颗报废，再乘上混合键合自身约95%的良率，综合良率掉到40%上下。

麒麟9050每套晶圆成本约29500美元比O3的32000美元还低，但是计算良率后，麒麟9050每颗良品晶粒的成本是O3每颗88美元的1.7倍。

9050跟自己麒麟上一代9030的48美元高出接近3倍，也就是说为了推进一代的性能提升，花了3倍的成本代价，这是匪夷所思的数字，但没有任何办法，在制程被限制的情况下，没有其他路可走。

换算代际进步，玄戒O1到O3每颗前段成本增加约30%，性能是提升一代。

麒麟9030到9050每颗前段成本增加近3倍，性能提升不错有约1.5代的提升。

结论是，麒麟用非常高的代价换到了更大的代际进步，但起点落后太多，进步完仍落后全球主流约1.5代，这不是海思的能力问题，是前段制程的代差问题。

海思在这9050上花的心血跟代价非常大，笔者非常佩服海思团队做的努力，我清楚他们面临的限制与艰辛，所以他们用不计代价用韬定律做出了9050这样的芯片，很令人佩服。

但是技术上的佩服以外，误导式的宣传非常不好，明明很努力做出一件直得赞扬的好产品，为何要加上那些误导性宣传，让一件很好的事留下污点。

五、两条腿走路：利用海外顶级供应链同样是在为中国半导体做贡献

笔者把小米跟海思两家摆在一起不是为说谁好谁坏，更不是引战，相反的我很清楚海思团队的芯片设计能力更胜一筹，只是受限于制程这种硬差距，最终做出来的芯片落后。

论人数、经验与能力，海思是全球顶尖、中国第一，综合实力碾压小米玄戒团队这点没有争议。

但巧妇难为无米之炊，海思面对的是制造端落后三代（N+3对台积电N2P）的先天条件，能把三代的差距压缩到1.5代，本身就是能力的证明。

而小米走的是另一条路，利用全球顶级供应链、后发优势，加上不计代价的投入，几年时间就在芯片性能上追到了浸淫十多年的海思前面，从手机SoC数据上，小米玄戒芯片完全碾压现在的麒麟。

历史上很少有一个全新的芯片团队在这么短的时间做到这一点，高通、联发科、苹果、海思在各自初期都没有小米这么高的成就。不管你服气不服气，回看每一家的历史就能明白。

笔者认为，小米与海思这两条路都是中国半导体的路，没有谁更「正统」。

舆论里有一种声音，认为只有用国产制程才算对中国半导体有贡献，用台积电就是资敌，靠Arm与台积电不是真本事。

这种说法必然是错的！

首先海思也得利用晶圆厂来代工，以前跟了台积电加上自己努力成为世界顶尖，后来换成囯内代工就成了第二梯队。

海思在厉害没有好的代工厂一样做不出好产品，总不能说以前海思用台积电不是资敌，现在别人用台积电就变成了资敌，这种双标不应该。

其次，利用全球顶尖供应链先满足国内的先进制程与算力需求，这一点至关重要，因为目前整个中国的先进制程算力严重不足，国内先进制程产能更是不够，不利用海外的产能满足国内算力需求难道靠国内极度缺乏的产能？

AI的竞争如此日新月异，必然是不能等国产慢慢扩产。

再其次，中国芯片一定要有站在世界第一梯队的品牌，这才能让中国品牌的产品不落后全球，这本身就是在保住市场与现金流，没有市场就没有后续研发。

总不能落后全球三代，只在国内卖，最终与世界脱节。

以前我们中国有海思在全球顶尖有一席之地，现在他被限制，小米顶上，保持中国品牌站上真正的世界顶尖的位置至关重要。

再一点，也是更重要的，在与台积电、Arm、海力士、三星合作的过程中持续学习全球最先进的设计方法、工艺窗口与封装技术，这些know-how最终会反哺回国内，当年海思与台积电合作累积的能力，后来有相当部分成为麒麟在SMIC上翻身的基础。

现在小米利用与全球顶尖供应链的合作，把相同得规格与标准带回国内，这次首发长鑫LDPPR6就是最好的证明，这件事对国产化来说太重要了。

我们绝不能闭门造车跟世界脱节，一定要在全球顶尖供应链中不断打磨不断提升竞争力，这对中国半导体发展至关重要，并非只有国产化才重要，这两条腿并行不悖，谁都不能偏废。

玄戒的另一款制造难度更高的芯片O100在台积电与国产DRAM厂与协同的国内fabless之间打通的多方协同流程、晶圆翘曲与F2F屏蔽的经验，未来同样会流回国内的3D堆栈与DRAM产业。

最后，整个中国半导体产业一盘棋，小米这条路为国产化道路争取时间，海思与中芯国际因制裁重点发展国产化落地，负重前行的同时，需要的正是有人先把产品端撑住。

总不能全世界都进入2nm时代，我们还在靠7nm自娱自乐，关起门来喊领先，这是不对的。

AI芯片已经证明了这个逻辑，如果一开始没有英伟达的GPU，不会有中国的DeepSeek、千问、豆包等等优秀的大模型。

国产GPU即便进步神速，但整体算力与能效仍然落后，所以中国AI只能一边用英伟达做主力，一边培养国产芯片慢慢替代。

如果全部用国产GPU那中国AI能发展得下去吗？咱们不能明明用了英伟达还去骂娘，得了便宜还卖乖，对于我来说更不能违背行业事实去胡说八道，乱吹捧。

所以手机SoC是同一个道理。

小米与全球顶级企业竞争、在全世界发光发热，它是中国之光。海思与中芯国际带领国产化艰难前行、突破重重困难，同样也是中国之光。

他们在不同的位置，用不同的方法为中国半导体添砖加瓦作贡献。

六、玄戒O100：真正震动全球芯片制造的那颗芯片

如果说O3是小米芯片团队的正常发挥，O100才是让笔者重新评估这支团队的芯片。

因为从制造角度来看O100太牛了，把什么韬定律跟逻辑堆栈的各种全球唯一的神话扒得干干净净。

其实3D堆叠是目前行业的技术方向，有许许多多创新方案，韬定律跟O100都是创新的例子，所以把行业的技术说成自己独有这一点在之前韬定律的宣传上是过度的。

O100是一颗端侧AI专用加速芯片，与O3搭配组成平台，首个载体是同场展示的Xiaomi AI Cube「Prototype」桌面级个人AI超算终端（内含O3、O100、D100与80GB统一内存）。

小米也展示了O100的原型机，由玄戒O3与O100搭配，不过这样的终端设备，以目前的技术水平，功耗，散热以及电池容量还不能有非常好的体验。

小米今年展示了原型机，预计在明年就会成熟的相关AI端侧产品落地，大家可以拭目以待。

O100这是一颗流片成功的正式量产芯片。

它对应的是人车家生态里功耗预算充足、需要常驻Agent能力的终端，家庭AI中枢与桌面AI主机、汽车座舱与智驾域、以及未来的机器人与家庭设备。

小米做它的逻辑是：手机上的MiMo靠O3，家与车上的MiMo靠O100与D100，三端共享同一套模型与量化方案。

O100的官方规格是6nm逻辑、Wafer-on-Wafer三层堆栈（两层DRAM晶圆加一层NPU晶圆）、混合键合、键合间距1.4μm、内部258万个键合点、3.5GB AI专用内存、内存带宽1.22TB/s、14核NPU、端侧Decode吞吐可达330 tokens/s。

两层DRAM先混合键合后在混合键合一层NPU，形成一个三层的三明治结构，这是一个开创性的超近存算芯片，综观全球半导体市场，只有極少數初創企業有這樣的前沿產品探索，在有真正應用的邏輯產品中，小米O100應該是第一真正意義的近存算芯片。

为什么要做这样一颗芯片

大模型Decode每生成一个token都要把全部权重与KV cache从内存读一遍，吞吐上限就是「模型大小除以内存带宽」。

传统SoC有四个结构性瓶颈：

片上SRAM密度太低，放不进GB级的模型；

LPDDR的物理通道数被标准锁死（LPDDR5X的496个引脚里真正传数据的只有64个通道，LPDDR6也只有96个）；

多级缓存逐级查询链路太长；

CPU、GPU、NPU共享同一条内存总线互相抢带宽。

带宽等于位宽乘频率，频率已近极限，剩下的变量只有位宽，而位宽的天花板就是物理连接数。

O100的解法是把DRAM直接用混合键合叠在NPU正上方，用258万个键合点取代LPDDR6的1,295个焊球，位宽扩大三个数量级，这就是1.22TB/s的来源，是旗舰手机LPDDR6的10倍，与HBM3E堆栈同量级。

笔者验算了小米公布数字的自洽性，1.22TB/s除以330 tokens/s，每个token约读取3.7GB，正好是3.5GB内存装满权重后每token把模型完整读一遍的数字。

也就是说，330 tokens/s对应的是把3.5GB塞满的、30亿参数级经5值量化的MiMo。

这同时点出O100第一代的边界，它没办法把完整大模型装进去，而是把一个精简模型的Decode吞吐推到比任何消费级SoC高一个数量级，让常驻Agent的响应接近实时。

真正放200B参数模型的，是另外一颗高算力的D100。

小米展示的样机AI Cube里三颗芯片的分工就是：O3负责系统与轻量任务、O100负责低延迟的常驻小模型、D100负责大模型与重推理。

架构：14核「一梯一户」与HB-Matrix

O100的14个NPU核心各自独占正上方两层DRAM的容量与带宽，小米称之为「一梯一户」，没有多模块抢资源的问题，核与核之间互不干扰。

核间用自研XRING HB-Matrix高带宽矩阵总线连接，物理上是Mesh、效果接近全互连CrossBar，节点间双通道、内部带宽达单核独占DRAM带宽的2.5倍，支持硬件自适应动态路由。

Transformer推理里张量并行的核间交换是实打实的流量，核间总线跟不上每核的DRAM带宽，近存架构的收益就会被核间通讯吃掉，这个设计是必要的。

制造难度：为什么这是全球第一颗

全行业此前没有DRAM+DRAM+Logic的三明治结构近存算的成功案例，小米与国内DRAM厂以及青芸等合作伙伴攻克了几十项难点，其中两项值得细看。

第一是晶圆翘曲。混合键合的铜触点直接熔接需要把晶圆加热到远高于BGA回焊的温度，而晶圆由硅衬底与十余层以铜为主的金属层构成，热膨胀系数不同，高温下的内应力轻则让晶圆四周翘曲无法键合、重则碎裂。

小米团队用了半年时间迭代金属层布局、调整铜与绝缘介质的比例，最终对DRAM晶圆与逻辑晶圆的金属层都做了重新设计。

这对行业意义在于，DRAM晶圆的BEOL是DRAM厂的工艺，逻辑晶圆的BEOL是台积电的工艺，两者原本互不相干，现在必须在同一个应力与平整度（CMP后表面粗糙度要压到Ra < 0.1nm量级）的预算下共同设计。

一家手机公司的芯片团队要同时坐在国内DRAM厂与台积电的工艺窗口之间做协调，三方的数据、良率责任与IP边界都要重新谈。

O100真正难的地方，难在定义规格并统一以及协调所有国内外顶尖供应商而不单单只是技术难。

第二是F2F直连。

O100的DRAM层与下方逻辑晶圆面对面对接，上层金属层直接键合到下层金属层，较常见的Face-to-Back可获得约7倍的通路密度。

但在6nm的密集金属网络下，上下晶圆通电时电磁互扰严重，小米在DRAM晶圆表面设计了一层复杂的屏蔽结构，这是业内首次在6nm下实现DRAM与逻辑的高密度F2F堆栈，小米已申请多项专利。

跨层供电、时钟与数据靠TSV，第二层DRAM叠在第一层之上，意味着有一层DRAM要走背面TSV，又是另一套薄化、键合、对齐的挑战。

W2W的哑晶粒盲封问题，就是键合前无法剔除坏晶粒，在O100上被乘了两次，良率乘法比麒麟9050更苛刻。

而麒麟9050当初全网号称全球唯一的1.5um细颗粒度HB Pitch在O100的1.4um HB Pitch之下也不知道该说啥了，其实这种细颗粒度HB，如果你愿意不计成本台积电还可以给你更小的。

O100的独特性在于，用DRAM而非SRAM做近存，所以容量到GB级。用W2W混合键合而非微凸块或中介层，所以互连密度比HBM高两到三个数量级、距离接近片上SRAM。

整套东西做在6nm的端侧功耗预算里而不是数据中心。国内有许多初创企业已经在布局相关产品，O100的量产也充分了利用国内DRAM以及相关fabless的技术，最终整合并正式量产O100。

也就是说在真正量产品里，O100确实是第一颗。

优点、缺点与未来方向

有优点自然也会有缺点，缺点也同样要讲清楚。

第一，O100只有3.5GB容量只能服务精简模型，更大的模型要交给D100或云端。

第二，6nm逻辑层算力密度有限，14核NPU的峰值算力官方未公布，Prefill阶段仍可能是瓶颈。

第三，成本：跟我们刚才算麒麟9050一样，O100的成本会更高，三片晶圆（两片是DRAM wafer，当前存储价格下本身不便宜）、两次混合键合、两套TSV与薄化、乘法良率，每颗O100的制造成本必然远远高于O3，所以它只能出现在小米的高端终端上。

第四，发热：NPU的热要穿过两层对温度敏感的DRAM才能散出去，这是O100在持续负载下最需要验证的地方，也是它不可能适合手机的另一个理由。

但这些都是O100第一代的缺点。

笔者更看重的是这套技术一旦在小米手上跑通，往更大面积、更多层、更先进逻辑制程走时会解决哪些行业痛点。

打个比方，数据中心AI芯片今天最贵的不是逻辑，是HBM与CoWoS，HBM靠微凸块与中介层放到GPU旁边，象是把仓库建在工厂隔壁再修一条高速公路。

O100是把仓库直接盖在车间楼上，用电梯连通，省掉了公路也省掉了中介层。

第一个受益的是车与家的端侧推理，功耗预算最紧、最需要带宽；

第二个是把HBM与中介层都省掉的边缘AI模块；这对未来的AI芯片范式有很大的引领作用。

第三个才是数据中心，这需要更大面积与更成熟的良率，但方向一致，HBM4之后用混合键合取代微凸块已是三星、海力士与台积电路线图上的共识。

O100相当于把这个方向提前在端侧产品上做了一次全尺寸验证，而且是由小米牵头，存储堆叠方案的中国fabless、DRAM厂与台积电共同完成。

先行者累积的know-how、IP与EDA流程，会成为小米未来的技术储备，也会成为中国3D堆栈产业与AI边缘端应用的技术储备。

其实O100的近存算架构在行业里也有初创企业在推进，但是都属于实验室级别的产品，制程在12nm，HB Pitch还是粗颗粒度，更重要的是几乎没有应用场景，全部都是前沿探索。

玄戒O100被小米正式推出，并在小米AI Cube「Prototype」桌面级个人AI超算终端作为成品展示出来，代表近存算（国内吹捧为存算一体）的应用开始准备落地，而且是由小米这种有真正产品的公司推出，而不是那些没有任何应用只是开发一款前沿芯片的初创公司。

目前高通也跟华邦合作在同类型芯片，制程也是6nm，目标还是作为移动端侧设备的AI加速器，笔者预计O100下一代产品也将正式落地，这预示的未来手机等移动端产品的走向与趋势。

对于这类近存算芯片，笔者还有另一个推测，等到芯片有能力做到100GB的存储能力，能装得下200B以上的大模型本地部署，才会有大爆发的一天。半导体技术的不断推进，这一天早晚会到来。

但这对目前的制造端来说还做不到，更多层的DRAM堆栈没有太大问题，问题在于面积的放大，DRAM可能要做到400mm2以上并且需要6层以上的堆栈，存储容量才能接近100GB，这里的工程方案有很多取舍，笔者想了也头疼。

小米从现在开始踏入这个前沿领域，不断积累know how，我想此时此刻小米已经代表中国芯片的最高水平，不论从O3的参数还是O100正式推出，这一点毫无疑问。

七、1.4μm戳破了什么

韬定律论文提出自定义的MTr指标，论文中有公开公式，但如我之前批评那样，公式是自己定的、参数是自己选的，再把放大后的数据去对标「等效4nm」以及「2031年达到1.4nm等效密度」对外宣传，这件事本身就是一个明确的误导。

一颗晶体管本身仍是N+3性能的7nm芯片，不会因为换了一个度量单位就变成3nm。

再来是把「逻辑折叠」与「3D堆栈」刻意区分、强调全球仅此一家，也与事实不符。

这一点当初很多人坚信不移，开创了一个史无前例的技术，因为许多高管，在那一段时间频频发文，证明韬定律独到之处，有那么多大牛背书，9成的民众也自然是相信，但事实又是如何？

台积电SoIC、英特尔Foveros Direct、三星X-Cube、长江存储Xtacking都是W2W或D2W混合键合的不同方向，做了很多年。

技术上有自己的路是好事，比如韬定律是logic on logic，但不论是逻辑折叠还是细颗粒度都是行业3d堆栈的技术范畴，不能把行业共有的方向说成独门绝技。

你可以跟小米一样表示，这是全球第一颗采用这样结构的芯片，但不应该引导成这技术全世界只有你做得到，这种与事实不符合的误导。

韬定律论文发表后，大量自媒体把「1.5μm细颗粒度逻辑堆栈」演绎成「全世界只有华为能做到1.5μm的混合键合间距、台积电只能做3–4μm」，这里面不乏有华为技术级别的高管的引导，无数人深信不疑。

小米O100的推出提供了最干净的反例，台积电为小米代工的6nm逻辑晶圆与DRAM晶圆做W2W混合键合，间距1.4μm，比韬定律的1.5μm更细，而且是跨厂（DRAM厂对台积电）的异质键合，难度高于同厂两片逻辑晶圆。

事实上台积电SoIC在W2W模式下的量产间距早已进入微米级，实验室展示过亚微米，就是成本太高没有哪个fabless用这样的方案。

2023年苹果就与台积电验证过类似的逻辑堆栈方案，就是因成本过高作为技术储备。

之前笔者分析过的芯盟，其CMOS bonded array的HB Pitch也做到0.9μm。

所谓「台积电只能做3–4μm」，是把CoWoS的微凸块间距、SoIC早期宣传数字、D2W的实用间距混在一起说。

pitch指的是哪种键合、哪种模式、实验室还是量产，口径不同数字差一个数量级，拿自定义口径喊「遥遥领先」是在误导读者，也是在消耗海思真实的工程成就，我真心没法忍受海思的努力被这些误导式宣传给抹杀。

说句实话，如果韬定律没有乱自定义公式，采用行业通用标准，没有一群高管出来各种引导，我非常乐意像称赞小米玄戒一样跟大家说，麒麟芯片是中国半导体的骄傲，因为麒麟真心是好芯片。

但是那些误导污染了海思的工程贡献，让我一个客观的分析者，从应该的赞扬，变成头到尾倒的批评。我们永远都不应该纵容那些夸大与误导。

八、D100：中国第一颗3nm智驾级算力芯片

玄戒D100是小米自研的3nm超高算力AI芯片，也是中国大陆第一颗3nm高算力智驾芯片。

小米给的参数是20核CPU、16核高算力NPU，单芯片最高支持160GB内存、可本地部署200B以上参数量的模型，支持多芯片融合计算。

小米称在核心算力、内存带宽与平台功耗上均超越NVIDIA DGX Spark与Thor-U。

小米这次展示的样机AI Cube里纯本地部署120B参数大模型、完全离线做Vibe Coding与高强度推理的，就是它。

国内智驾芯片方面，蔚来神玑NX9031、小鹏图灵、理想自研芯片普遍落在台积电5nm，地平线征程6P也同样是台积电N5制程。

D100是第一颗把智驾级算力做到3nm的国产芯片，制程领先国内同行一代以上。

小米未公布D100的算力数字，「超越英伟达的DGX Spark与Thor-U」目前是小米自己的声明，还有待实测。

不过从「单芯片160GB、200B参数、多芯片融合」看，它瞄准的不只是车，而是车与家用AI主机共享一颗大算力芯片。

这也解释了为什么小米要自己做这颗大算力芯片，外购英伟达芯片受出口管制影响，也无法把人车家三端的模型与芯片统一。

未来小米汽车的智驾会有国内最强的芯片作为底座，这对小米汽车的市场是有加分的。

九、为什么能一次推三颗：流片经济学与BIS红线

这次发布的三颗芯片里，O3与D100是3nm，O100是6nm，这个组合说明一个问题。

3nm一套光罩以千万美元计，单一产品线很难摊销，小米集团产品够多、芯片需求够多，手机SoC与车用大算力芯片共享同一个3nm平台与IP库。

O100的价值在封装与DRAM协同而非制程，放在成熟、风险小得多的6nm上是正确的決定。

三颗同期发布，意味着它们在2023年之前就已立项、多款并行流片；去年的O1只是牛刀小试，雷军在芯片上的投入如此看来确实不是开玩笑。

小米与台积电的合作未来也不是一片坦途。

美国BIS 2025年1月生效的晶圆代工尽职调查规则把红线画在单封装300亿晶体管（2027年350亿、2029年起400亿），也就是说囯內fabless在台积电或三星投片的先进制程芯片，封装后超过红线就推定为受管制的AI芯片。

玄戒O3的240亿离红线还有距离，但2nm起台积电转入GAA，2022年GAA相关EDA与技术被列管，国內实际上拿不到GAA的设计流程。

这就是为什么O3只能在3nm上靠架构、频率、缓存与定制标准单元打磨，也是为什么笔者认为小米未来几代大概率要走高成本的3D堆栈，而O100正是这条路的先遣队。

这跟海思因为被限制走韬定律的3D堆栈是一样的道理，只是海思是在7nm上做堆栈，小米在3nm上做堆栈。

而D100这一级加上多芯片融合，本身就逼近300亿红线，小米如何在红线内做到「单芯片160GB、200B参数」，首先芯片面积就受到很大的约束。

十、结语：底座是模型加芯片

笔者对比全球一流fabless之后的结论是，小米玄戒团队已经明确站上世界第一梯队，不只是因为O3这一颗芯片，而是因为O3、O100、D100加在一起展现出来的东西，除了大量的定制标准单元能力以外，同一制程平台的多产品摊销能力、与DRAM厂和台积电三方协同做出全球第一颗6nm W2W三层堆栈的工程能力、以及把自家大模型的量化方案直接做进NPU硬件的软硬协同能力。

三样之中，O100代表的制造能力最稀缺，也最可能在2–3年内反哺国内的3D堆栈与DRAM产业。

对小米自己来说，手机与车做好是基本功，真正决定未来成败的是「所有产品能共享的大模型与芯片」这两个底座。

人车家三端共享MiMo模型、共享玄戒芯片，模型每进步一步，芯片就多一分用武之地，芯片每多一分带宽，模型就能多放一点上下文。

这个飞轮一旦转起来，会比任何单一产品的胜负都重要。

我们把小米这场芯片发布会的重点再看一遍：

第一，玄戒O3，第二颗3nm自研SoC，240亿晶体管、4.35GHz主频、60MB片上缓存、行业最低的访存时延，多核跑分领先所有在售3nm旗舰，并且是全球第一颗支持LPDDR6的量产手机SoC。

第二，长鑫的LPDDR6第一次在标准周期的第一个量产批次进入旗舰机，国产存储真正站上了世界舞台正中央。

第三，玄戒O100全球第一颗6nm W2W三层堆栈、1.4μm混合键合、1.22TB/s带宽的端侧AI加速芯片，由一家中国fabless牵头、DRAM厂与台积电三方共同完成，这是全球芯片制造的里程碑。

笔者非常期待这颗芯片未来的迭代，或许只有小米敢为天下先而且有具体产品应用的企业，才能把行业里一直做前沿探索的近存算芯片真正落地。

因为很多芯片初创企业空有想法，但没有落地，这类新技术非常适合小米这样的人车家全闭环产品的企业，如果未来这一天的到来将是中国半导体震惊全球的一天。

第四，玄戒D100，中国第一颗3nm智驾级大算力芯片，单芯片160GB内存、200B参数本地部署。

第五，MiMo与玄戒联合的软硬件同步优化，5值量化与霍夫曼硬件压缩，把自家大模型直接做进了NPU。

一家成立不到五年的芯片团队，在同一场发布会上交出这五样最高水平的东西，历史上没有先例。

至于O3整机跑分落在哪个区间、O100的330 tokens/s在实机上能跑多少、长鑫LPDDR6的良率能不能撑住旗舰机出货，笔者会在9月机器上市后用第三方数据持续追踪。

但有一点现在就可以下结论，小米玄戒已经是一支在全世界范围内具备最前端实力的芯片团队，这一点毫无疑问，更没有人会质疑。

小米在玄戒团队站稳世界顶尖之后，凭藉人车家宽广的产品线（未来还有机器人），全力投入大模型与芯片，打造全方位的AI全应用企业。

笔者认为随着小米MiMo大模型与玄戒芯片的不断打磨与迭代，或许再过两年我们就能看到一种全新的AI应用范式与新的AI盈利模式。

这一天的到来，让AI将不再是只会回答问题，只能买卡建数据中心，贩卖算力的一个行业，而是真正走入千家万户，在人类生活的每一个环节提供一种前所未有的AI新世界。